|
|
Ungerade Parität
|
Gerade Parität
|
|
Schritt 1
|
Das Paritätsbit wird auf 1 gesetzt, oder
eingeschaltet, wenn das zugehörige
Datenbyte eine gerade Anzahl von Einsen
enthält. Andernfalls wird das Paritybit auf 0
gesetzt
|
Das Paritätsbit wird auf 1 gesetzt, oder
eingeschaltet, wenn das zugehörige
Datenbyte eine ungerade Anzahl von Einsen
enthält. Andernfalls wird das Paritybit auf 0
gesetzt
|
|
Schritt 2
|
Das Paritätsbit wird mit den zugehörigen 8
Datenbits in den Speicher (DRAM)
geschrieben
|
Das Paritätsbit wird mit den zugehörigen 8
Datenbits in den Speicher (DRAM)
geschrieben
|
|
Schritt 3
|
Bevor die Daten an die CPU gesendet
werden, werden sie durch die
Paritätsprüfung abgefangen.
Ergibt die Paritätsprüfung eine ungerade
Anzahl gelten die Daten als gültig. Das
Paritätsbit wird von den Daten entfernt und
die 8 Datenbits werden an die CPU
übergeben.
Ergibt die Paritätsprüfung eine gerade
Anzahl von Einsen gelten die Daten als
ungültig und es wird ein Paritätsfehler
generiert.
|
Bevor die Daten an die CPU gesendet
werden, werden sie durch die Paritätsprüfung
abgefangen.
Ergibt die Paritätsprüfung eine gerade Anzahl
gelten die Daten als gültig. Das Paritätsbit
wird von den Daten entfernt und die 8
Datenbits werden an die CPU übergeben.
Ergibt die Paritätsprüfung eine ungerade
Anzahl von Einsen gelten die Daten als
ungültig und es wird ein Paritätsfehler
generiert.
|
